移位寄存器74HC595中文资料

   2024-08-15 建材之家280
核心提示:74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。74HC595特点: 高速移位时钟频率Fmax>25MHz 标准串行(SPI)接口 CMOS 串行输出,可用于多个设备的级联 低功耗:TA =25℃时,Icc=4μA(MAX) 图1 74HC595引脚图 74HC595引脚功能表: 管脚编号

 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。
74HC595特点:
 􀁺 高速移位
时钟频率Fmax>25MHz
 􀁺 标准串行(SPI)接口
 􀁺 CMOS 串行输出,可用于多个设备的级联
 􀁺 低功耗:TA =25℃时,Icc=4μA(MAX)

          图1 74HC595引脚图

 

74HC595引脚功能表:

管脚编号

管脚名

管脚定义功能

1、2、3、4、5、6、7、15

QA—QH

三态输出管脚

8

GND

电源地

9

SQH

串行数据输出管脚

10

SCLR

移位寄存器清零端

11

SCK

数据输入时钟线

12

RCK

输出存储器锁存时钟线

13

OE

输出使能

14

SI

数据线

15

VCC

电源端

                         图2 74HC595逻辑图

74HC595真值表:

输入管脚

输出管脚

SI

SCK

SCLR

RCK

OE

X

X

X

X

H

QA—QH 输出高阻

X

X

X

X

L

QA—QH 输出有效值

X

X

L

X

X

移位寄存器清零

L

上沿

H

X

X

移位寄存器存储L

H

上沿

H

X

X

移位寄存器存储H

X

下沿

H

X

X

移位寄存器状态保持

X

X

X

上沿

X

输出存储器锁存移位寄存器中的状态值

X

X

X

下沿

X

输出存储器状态保持

74HC595参数:

 

Absolute Maximum Ratings绝对最大额定值

参数

数值

Supply Voltage电源电压(VCC)

−0.5 to +7.0V

DC Input Voltage 直流输入电压(VIN)

−1.5 to VCC +1.5V

DC Output Voltage 直流输出电压(VOUT)

−0.5 to VCC +0.5V

Clamp Diode Current 钳位二极管电流(IIK, IOK)

±20mA

DC Output Current直流输出电流,每个引脚(输出)

±35mA

DC VCC or GND Current,per pin (ICC)

±70mA

Storage Temperature Range 储存温度范围(TSTG)

−65℃ to +150℃

Power Dissipation 功耗(PD)

(Note 3)

600mW

S.O. Package only

500mW

Lead Temperature (TL) (Soldering 10 seconds)

260℃

 

Recommended Operating Conditions建议操作条件

参数

最小

最大

单位

Supply Voltage电源电压(VCC)

2

6

v

DC Input or Output Voltage(VIN, VOUT)输入输出电压

0

VCC

V

Operating Temperature Range工作温度范围 (TA)

−40

+85

Input Rise or Fall Times 输入上升或下降时间

(tr,tf) VCC = 2.0V

-

1000

ns

VCC = 4.5V

-

500

ns

VCC = 6.0V

-

400

ns

DC SPECIFICATIONS直流电气规格

Symbol 符号

Parameter 参数

Conditions  条件

VCC

TA=25℃

TA= −40to85℃

TA= −55to125℃

UNIT 单位

典型

Guaranteed Limits保证界限

VIH

Minimum High Level Input Voltage最大高电平输入电压

-

2.0V

-

1.5

1.5

1.5

V

4.5V

-

3.15

3.15

3.15

6.0V

-

4.2

4.2

4.2

VIL

Maximum LOW Level Input Voltage最大低电平输入电压

-

2.0V

-

0.5

0.5

0.5

V

4.5V

-

1.35

1.35

1.35

6.0V

-

1.8

1.8

1.8

VOH

Minimum HIGH Level Output Voltage最大高电平输出电压

VIN=VIH or VIL|IOUT|≤20μA

2.0V

2.0

1.9

1.9

1.9

V

4.5V

4.5

4.4

4.4

4.4

6.0V

6.0

5.9

5.9

5.9

Q'H

VIN = VIH or VIL

V

|IOUT| ≤4.0mA

4.5V

4.2

3.98

3.84

3.7

|IOUT| ≤5.2mA

6.0V

5.2

5.48

5.34

5.2

QA thru QH

VIN = VIH or VIL

V

|IOUT| ≤6.0mA

4.5V

4.2

3.98

3.84

3.7

IOUT| ≤ 7.8mA

6.0V

5.7

5.48

5.34

5.2

VOL

Maximum LOW Level Output Voltage最大低电平输出电压

VIN=VIH or VIL|IOUT| ≤ 20μA

2.0V

0

0.1

0.1

0.1

V

4.5V

0

0.1

0.1

0.1

6.0V

0

0.1

0.1

0.1

Q'H

VIN = VIH or VIL

V

|IOUT| ≤ 4mA

4.5V

0.2

0.26

0.33

0.4

|IOUT| ≤5.2mA

6.0V

0.2

0.26

0.33

 0.4

QA thru QH

VIN = VIH or VIL

V

|IOUT| ≤6.0mA

4.5V

0.2

0.26

0.33

0.4

|IOUT| ≤7.8mA

6.0V

0.2

0.26

0.33

0.4

IIN

Maximum Input Current最大输入电流

VIN=VCC or GND

6.0V

-

±0.1

±1.0

±1.0

μA

IOZ

Maximum 3-STATE Output Leakage最大3态输出泄漏电流

VOUT = VCC or GND G = VIH

6.0V

-

±0.5

±5.0

±10

μA

ICC

Maximum Quiescent Supply Current电源电流

VIN=VCC or GND IOUT = 0μA

6.0V

-

8.0

80

160

μA

交流电气特性:

Symbol 符号

Parameter 参数

Conditions 条件

典型

Guaranteed Limit

UNIT 单位

fMax

最高工作频率

-

50

30

MHz

tPHL, tPLH

Maximum Propagation Delay,最大传输延迟 SCK to Q’ H

CL = 45 pF

12

20

ns

tPHL, tPLH

Maximum Propagation Delay, 最大传输延迟RCK to QA thru QH

CL = 45 pF

18

30

ns

tPZH, tPZL

Maximum Output Enable Time from G to QA thru QH 最大输出启用时间G to QA thru QH

RL=1kΩ CL=45pF

17

28

ns

tPHZ, tPLZ

Maximum Output Disable Time from G to QA thru QH最大输出禁用时间G to QA thru QH

RL=1kΩ CL=5pF

15

25

ns

tS

Minimum Setup Time from SER to SCK

-

-

20

ns

tS

Minimum Setup Time from SCLR to SCK

-

-

20

ns

tS

Minimum Setup Time from SCK to RCK

-

-

40

ns

tH

Minimum Hold Time from SER to SCK

-

-

0

ns

tW

Minimum Pulse Width of SCK or RCK

-

-

16

ns

                             图3 74HC595 时序图图

 
【温馨提示】本文内容和观点为作者所有,本站只提供信息存储空间服务,如有涉嫌抄袭/侵权/违规内容请联系QQ:727533600 删除!
 
举报收藏 0打赏 0评论 0

上一篇:74ls373引脚图,管脚图及真值表及工作原理

74ls373工作原理简述:(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿

下一篇:与非门组成的基本RS触发器工作原理

根据“与非”门的逻辑关系,只要有一个输入端为低电平,输出就是高电平(即见0得1),只有所有输入端均为高电平时,输出才是低电平(即全1得0)。依据这一逻辑关系分析基本RS触发器的工作原理如下:1. =0、=1假定所加的输入信号为=0、=1;(1) 触发器原来处于0状态假定触发器原来处于0状态(规定Q端的状态为触发器状态)...
 
更多>同类电工资讯
推荐图文
推荐电工资讯
点击排行
网站首页  |  关于我们  |  联系方式  |  用户协议  |  隐私政策  |  版权声明  |  网站地图  |  排名推广  |  广告服务  |  积分换礼  |  网站留言  |  RSS订阅  |  违规举报